碳基电子学成果介绍

        以碳纳米管和石墨烯为代表的碳纳米材料被认为是未来最重要的电子信息材料之一，申请人主要针对碳基电子学中的一系列关键问题进行系统、深入的研究，重点解决了碳基纳米晶体管和集成电路中的多个科学和技术难点，特别是亚10 nm碳纳米管CMOS器件制备、超低功耗碳基狄拉克晶体管研究、碳纳米管的栅介质制备和优化、无掺杂CMOS集成电路技术、高性能碳纳米管器件规模集成等。近五年以通讯/第一作者身份在该领域期刊发表SCI论文50余篇，包括Science（2篇）, Nature Electronics, Nature Communications, Nano Letters, Adv. Mater., IEDM等国际顶级期刊/会议论文20余篇。共发表SCI论文130余篇；文章被连续三期（2009，2011，2013）国际半导体发展技术路线图（ITRS）“新兴研究材料”和“新兴研究器件”报告作为碳基电子学代表性工作引用13次（附件11）；工作被Nature等杂志和网站作为热点报道，并被Nature, Science, Chemical Society Review, Review of Modern Physics, Proceedings of the IEEE等刊物的综述文章正面引用。

        主要学术成绩、创新点和科学意义包括：

        1. 亚10 nm碳纳米管CMOS器件研究（创新点：发展了整套碳基无掺杂CMOS技术，实现了5纳米栅长的碳管晶体管，性能达到电子开关的物理极限。代表论文：Science 2017, 355: 271）

        传统半导体CMOS技术是通过掺杂来实现对半导体沟道导电类型的控制。随着器件特征尺寸减小，器件沟道中杂质数目的下降，量子涨落明显增加，导致纳米器件性能和均匀性变差。申请人发展了一种无掺杂的碳纳米管CMOS器件制备技术，直接采用接触电极控制器件的极性。在一根碳纳米管上通过金属Pd和Sc分别实现p型和n型欧姆接触，制备出了高性能的n型和p型器件，成功演示了碳纳米管CMOS反相器电路（Nano Lett. 2007, 7: 3603，SCI引用221次）。申请人利用自主发展的自对准栅结构，在同一根碳纳米管上制备出近乎完美对称的n型和p型自对准顶栅场效应晶体管（ACS Nano 2009, 3: 3781，SCI引用60次），首次在成型的CMOS器件中实现了电子和空穴的迁移率均超过3000 cm2/V.s。发表在Science上的关于纳米晶体管的评述文章（Science 2013, 341: 140）将该工作评价为控制碳纳米管器件极性的唯一代表性工作，并指出“作为本征半导体，单壁碳纳米管器件依赖于接触电极的功函数工程，从而产生阻挡电子或者空穴的肖特基势垒”。作为对称CMOS技术方面的最新进展，连续被写入国际半导体技术发展路线图（ITRS 2011，ITRS 2013）的“新兴研究器件”报告（附件11）。

        由于碳纳米管带隙较小，其晶体管存在双极性明显和电流开关比小的缺点。申请人提出了一种反馈栅结构，通过漏端形成一个不随偏压变化的矩形势垒，来抑制关态电流和双极性，并制备出了碳纳米管反馈栅晶体管（ACS Nano 2015, 9: 967，SCI引用26次），将碳管顶栅晶体管的电流开关比提高到了2-3个量级，在2 V偏压下达到108。美国科学院院士、美国国家科学奖章获得者、麻省理工学院Dresselhaus M. S.教授等在发表于 Reviews of Modern Physics 的综述文章（2016, 88: 025005）中评价这项工作“展示了（碳管晶体管）有潜力满足低静态耗电子学应用和低漏电应用的工业标准”。

        碳纳米管被认为是构建亚10 nm晶体管的理想材料，有望满足未来集成电路的发展需求。申请人首次实现了亚10 nm栅长的碳纳米管顶栅CMOS晶体管，p型和n型器件的亚阈值摆幅（SS）均为70 mV/DEC。器件在0.4 V工作电压下性能超过了硅基CMOS器件在0.7 V电压下工作的性能。申请人还通过采用石墨烯作为源漏电极，有效地抑制了短沟道效应和源漏直接隧穿，制备出5 nm栅长的碳纳米管晶体管，器件亚阈值摆幅达到73 mV/DEC，门延时达到42 fs，接近海森堡测不准原理和香农-冯诺依曼-郎道尔定律（SNL）决定的二进制电子开关器件的极限（40 fs）。工作发表在Science上（Science 2017, 355: 271，SCI引用109次, ESI热点论文），备受国内外关注，入选2017年度中国高校十大科技进展、 2017年度中国百篇最具影响国际学术论文。《2017中国▪自然指数》（Nature Index 2017 China）、《2017科学城市▪自然指数》（Nature Index 2017 China）、电气电子工程师学会旗舰期刊IEEE Spectrum、英国物理学会官网Phys.org、“科学计算世界”（Scientific Computing World）等国际主流学术媒体分别以《中国的蓝芯未来》（China's blue-chip future，封面报道报道）、《开创性的碳基纳米电子学》（Pioneering carbon-based nanoelectronics）、《碳管晶体管在同等尺度上优于硅晶体管》（Scientists: carbon nanotubes would outperform silicon transistors at the same scale）、《科学家研制出优于硅晶体管的碳管晶体管》（Researchers build carbon nanotube transistors that outperform those made with silicon）、《碳纳米管晶体管开创创新尺度》（Carbon nanotube transistors open up to innovative scales）等为题，对本工作予以报道或评价；纳米研究领域著名综述类期刊Nano Today发表专稿评价“此工作是碳纳米管晶体管发展道路上的一座重要里程碑” （附件13）。《科技日报》、《中国电子报》等国内多家媒体也将其作为头版头条和热点报道（附件14）。《人民日报》（海外版）在《“中国芯”走出自强路》中评价碳纳米管晶体管的“工作速度是英特尔最先进的14纳米商用硅材料晶体管速度的3倍，而能耗只是其四分之一”，“意味着中国科学家有可能研制出以此类晶体管为元器件的商用碳基芯片，有望在芯片研究技术上赶超国外同行”。

        2. 超低功耗狄拉克源场效应晶体管（创新点：提出并实现了超低功耗狄拉克源晶体管，突破传统晶体管亚阈值摆幅的波尔兹曼极限。 代表论文：Science 2018, 361: 387 ）

        功耗已经成为当今集成电路发展的瓶颈，降低功耗的最有效方法是降低工作电压。受限于亚阈值摆幅的热激发限制，传统晶体管工作电压无法缩减到0.64 V以下，严重限制了集成电路技术的进一步发展。要进一步降低工作电压，必须突破物理限制，实现亚阈值摆幅小于60 mV/DEC的新型晶体管。申请人重新审视了MOS晶体管亚阈值摆幅的物理极限，提出并制备了一种新的超低功耗晶体管—狄拉克源晶体管（Dirac source-FET, DS FET）。采用具有特定掺杂的石墨烯作为源端，作为一个“冷”的电子源，用半导体碳纳米管作为有源沟道，并采用高效率的顶栅结构，构建了新型的狄拉克源晶体管，在实验上实现室温下40毫伏/量级左右的亚阈值摆幅。最为重要的是，狄拉克源晶体管具有可与MOSFET相比拟的驱动电流，而且其SS<60 mV/DEC所跨的电流范围更大，完全达到了国际半导体技术路线发展图（ITRS）对亚60 mV/DEC器件实用化的标准。狄拉克源晶体管在0.5 V工作电压下开态/关态电流都达到了Intel公司14 nm技术节点CMOS器件在0.7 V工作电压下的标准，这表明在相同速度下，狄拉克源晶体管的功耗仅仅是传统晶体管的1/3。工作发表在Science上（Science 2018, 361: 387，SCI引用6次），并被编辑以“冷却晶体管中的电子”（Cooler electrons for transistors）为题推介。狄拉克源晶体管的发明突破了晶体管的室温亚阈值摆幅在热发射理论极限为60 mV/DEC的传统器件物理概念，而且提供了一种能够实现室温下亚60 mV/DEC的亚阈值摆幅，又能保持普通晶体管的高性能的器件结构，有望将集成电路的工作电压降低到0.5 V及以下。

        3. 碳纳米管CMOS集成电路（创新点：提升了碳基集成电路的集成度和速度，实现了百门级CMOS集成电路，并首次制备了频率超过5GHz的碳管环振器。代表论文：Nature Electronics 2018, 1: 40; ACS nano 2019, 13: 2526）

        在对碳纳米管n型和p型器件性能进行有效优化的基础上，申请人在碳纳米管电路设计、碳纳米管集成电路在规模和性能方面的优势和潜力等方面进行探索。

        首先探索了能够充分发挥碳纳米管器件特性的电路构建方式：传输晶体管逻辑（PTL）（Nature Comm. 2012, 3: 677，SCI引用88次；ACS Nano 2012, 6: 4013，SCI引用16次），大大简化了集成电路的设计。在单根碳纳米管上制备出“与”、“或”、“异或”等基本逻辑门电路，更加复杂的全加器、全减器等算术运算单元、编码/译码电路等控制电路、以及D-latch等时序电路，使得碳纳米管集成电路的规模和功能直接面向CPU中的核心部件——算术逻辑单元（ALU）。该工作受到了国际同行的高度评价。美国国家科学院和工程院院士Tobin Marks等在发表于Chem. Soc. Rev.上的综述（2013, 42: 2824）中介绍本文工作：“严格控制碳纳米管器件阈值电压的困难，引发了探索其他非CMOS的电路结构。最近传输晶体管逻辑在复杂电路中得到了演示。对于一个全加器电路，通常CMOS需要28个晶体管来构建，传输晶体管逻辑中只需要6个晶体管就能实现全加器功能。”该工作也被写入2013年 ITRS的“新兴研究器件”报告（附件11）。

        申请人发展一种模块化的碳纳米管集成电路构建方式，设计并演示一种基于传输晶体管逻辑的八管单元电路作为强大的函数发生器，且对碳管材料具有很高的容错性，可以作为构建复杂集成电路的基本模块；以该函数发生器单元作为基本模块，成功实现了一个8位双向总线电路。该电路构建在6根碳纳米管上，包含有一共含有46个晶体管，是目前为止世界上单根碳管上最为复杂的集成电路（Nano Lett. 2014, 14: 3102，SCI引用20次）。该工作展示了即使基于单根碳纳米管的晶体管，也能构成复杂集成电路，受到关注，英国《自然》杂志以《碳纳米管形成复杂电路》（Nanotubes form a complex circuit）为题，将该工作作为研究热点报道 （Nature 2014, 509: 536）（附件15）。

        申请人发展碳纳米管集成电路的批量制备方法，通过对碳纳米管材料、器件尺寸与结构、制备工艺的优化，实现了成品率100%的碳纳米管CMOS晶体管批量制备（Nano Lett. 2016, 16: 5120，SCI 引用36次；ACS Nano 2017: 4124, SCI引用28次）。器件具有良好的性能均匀性，特别是其阈值标准偏差低至34 mV，已接近商用65 nm技术节点硅基CMOS晶体管的水平；实现世界上首个碳纳米管四位全加器电路和两位乘法器电路，其中四位加法器逻辑深度为12，包含140个晶体管，是目前集成度最高、复杂性最强的碳纳米管集成电路。

        申请人通过优化碳管材料、器件结构和工艺，提升碳纳米管晶体管的跨导和驱动电流；对于栅长为120 nm的晶体管，在0.8 V的工作电压下，其驱动电流和跨导分别达到1.7 mA/μm和0.8 mS/μm，均为已发表碳管器件的最高值 (IEDM 2017, 5.6.1)。基于高性能的晶体管，成功实现了振荡频率为5.54 GHz的碳纳米管五阶环振电路，相较于已发表的最高纪录（IBM 2017年8月发表，282 MHz，Nature Nanotech. 2017, 12: 861）提升了20倍，而120 nm栅长碳管器件的单级门延时仅为18 ps，已接近同等技术节点的商用硅基CMOS电路。本工作表明基于现有的碳管材料，已可能实现性能与商用单晶硅基CMOS性能相当的集成电路。论文发表于《自然·电子学》创刊号（Nature Electronics 2018, 1: 40，SCI引用12次）。英国皇家物理学会nanotechweb以《碳纳米管薄膜形成GHz电路》 （Carbon nanotube films make gigahertz integrated circuits）为题，将该工作作为研究热点报道（附件16）。  

        4. 碳基电子器件的高κ介质和量子电容（创新点：发展了碳基材料兼容的栅介质制备方法，获得了有效氧化层厚度为1.5 nm的介质层。代表论文：ACS Nano 2011, 5: 2340; Nano Lett. 2010, 10: 2024）

        碳基器件的特殊性在于碳纳米管和石墨烯材料表面的化学活性都不强，无法为原子层沉积（ALD）生长栅介质提供有效的成核中心，因此在碳基材料上生长高质量的高κ栅介质层，成为发展高性能碳基纳米电子学的一个重要的前提，也是该领域的一个重要的挑战。

        申请人发展了在石墨烯或者碳纳米管上直接生长高质量氧化钇栅介质薄膜的方法（Nano Lett. 2010, 10: 2024，SCI引用88次），获得了有效厚度为1.5 nm的介质层（ACS Nano 2011, 5: 2340，SCI引用87次），其电容逼近碳纳米材料的量子电容，创造的栅电容记录保持至今，集成了这种栅介质的碳纳米管n型晶体管首次达到其关断特性的理论极限，即其亚阈值摆幅在室温下达到了60 mV/DEC。该技术已被法国、美国等研究组用于构建包括高性能柔性电子器件在内的纳电子器件研究。电子领域的权威专家，IEEE终身会士Ralph K. Cavin III和德国国家科学与工程院院士Paolo Lugli等在联合撰写的发表在Proceedings of the IEEE（2012,100:1720）上的综述文章中，将这项工作作为碳纳米管电子学最新进展的两个代表性工作之一；文中写道，“在过去的两年中，人们在集成和表征碳纳米管晶体管方面取得了显著的进步”。在申请人工作的启发下，国内外多个研究组也对碳纳米材料Y2O3系统展开了广泛的研究，验证了Y2O3是碳基纳米器件理想栅介质材料这一重要结论。美国南佛罗里达大学的Batzill教授研究组随后发表在Nature Nanotech.上（2013, 8: 41）的论文通过STM技术系统研究了石墨烯上的Y2O3层的原子结构和电学性能，得到了这样的结论“氧化钇可以在石墨烯上形成完整的单层浸润结构”。申请人提出的Y2O3栅介质的制备方法还被应用于其他二维半导体材料晶体管中，包括MoS2晶体管（Adv. Mater. 2014， 36：6255）等。作为碳纳米管高κ栅介质领域进展的唯一代表工作，申请人的工作（Nano Lett. 2010, 10: 2024）被同时写入2011年ITRS的“新兴研究器件”和2011年、2013年两版的“新兴研究材料”报告（附件11）。